



□ লজিক গেট সমূহের- লজিক প্রতিক, প্রত্যকভারনি. বুলিয়ান রাশি

AND GATE :-



লজিক প্রতীক

বুলিয়ান রাশি :-  $Y = AB$




সার্কিট ডায়াগ্রাম

প্রত্যকভারনি

A	B	$Y = AB$
0	0	0
0	1	0
1	0	0
1	1	1


একটা একটি মান (input মান) 0 হলে আউটপুট শূন্য হত হবে।

OR GATE :-



লজিক প্রতীক

বুলিয়ান রাশি :-  $Y = A + B$




আর্কিট ডায়াগ্রাম

অন্যক আৱনি

A	B	(A+B) Y
0	0	0
0	1	1
1	0	1
1	1	1

যে কোনো একটি মান High হলে আউটপুট হাই হবে

NOT GATE :-



সমীকরণ :-


$$Y = \bar{A}$$

লজিক প্রতীক


অন্যক আৱনি

A	$Y = \bar{A}$
1	0
0	1

আর্কিট ডায়াগ্রাম




NAND GATE :-



লজিক প্রতীক-

লজিক সার্কিট-




অণ্ডক-সারণি

A	B	$Y = \overline{AB}$
0	0	1
0	1	1
1	0	1
1	1	0

বুনিয়াদ বাসি -  $\overline{AB}$

যে কোনো একটি বা দুইটি মান Low হলে Output High হবে।

NOR GATE :-




লজিক প্রতীক-

অণ্ডক-সারণি


A	B	$Y = \overline{A+B}$
0	0	1
0	1	0
1	0	0
1	1	0

লজিক সার্কিট-




যে কলা একটা মান High হলে আউটপুট Low হবে।


EX OR গেট :-



EX OR GATE :-



লজিক প্রতীক




A	B	Y = A ⊕ B
0	0	0
0	1	1
1	0	1
1	1	0

লজিক সার্কিট -

অন্যক আৱনি


EX NOR GATE :-




লজিক সার্কিট -

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

অন্যক আৱনি



একটি standard TTL NAND গেটের বর্তনী।



TTL NAND গেট

উপরের চিত্রে এক একটি TTL NAND গেট এর সার্কিট-ডায়াগ্রাম দেখানো হয়েছে।  $Q_1$ ,  $Q_2$  ও  $Q_3$  তিনটি Bipolar ট্রানজিস্টর যা  $R_1 = 4K\Omega$ ,  $R_2 = 1.6K\Omega$  ও  $R_3 = 1K\Omega$  রেজিস্টরসহ এর সাথে সংযুক্ত। রেজিস্টরসহগুলো ট্রানজিস্টরের স্যাম্পলিং সার্কিট হিসেবে কাজ করে।

সার্কিটের ইনপুট দুটির মান যদি High High হয়  $(A,B) = (1,1)$  তাহলে আউটপুট হবে  $Y=0$ , আর সার্কিটের যেকোনো একটি ইনপুটের মান Low হলে আউটপুট High হবে।

এই সার্কিট-সমূহের স্যাম্পলিং সার্কিট-সমূহ হবে।



A	B	Y
1	0	1
0	1	1
0	0	1
1	1	0

Truth Table

0 = low  
1 = High

CMOS NOT, NAND ও NOR গেইটের প্রত্যেকটির বর্তনী-  
অঙ্কন পূর্বক কার্যপ্রণালী বর্ণনা।

CMOS NOT গেইট





A	T1	T2	X
+VDD	off	on	0
0	on	off	+VDD

উপরের চিত্রে, CMOS NOT গেইটের সার্কিট ডায়াগ্রাম দেখানো হয়েছে, যেখানে দুই type MOS গেইট রয়েছে, PMOS ও NMOS. PMOS কে T1 ও NMOS কে T2 দ্বারা সনাক্ত করা হয়।

বিশেষ, ইনপুট A এর মান যদি +VDD হয় তাহলে T1 [PMOS] off থাকে এবং T2 [NMOS] on থাকে, এবং আউটপুট হয় 0, আবার input A এর মান 0 হলে NMOS বা T2 off থাকে এবং PMOS T1 চালু থাকে, A এর value high হলে Y=low আবার, A এর value low হলে Y=high.

□ CMOS NOR গেইট :




এই গেইটের কার্যপ্রণালী নিচে দেখা শোনা:

$A=B=0$  হলে  $T_1, T_2$  চালু এবং  $T_3, T_4$  বন্ধ থাকে  
 হলে  $X = +V_{DD}$  হয়,  $A = +V_{DD}$  ও  $B = 0$  হলে  $T_2$  ও  $T_3$   
 চালু ও  $T_1$  ও  $T_4$  বন্ধ থাকে,  $A = 0, B = +V_{DD}$  হলে  $T_2$  ও  
 $T_3$  অচালু থাকে ও  $T_1$  ও  $T_4$  চালু থাকে,  $A=B = +V_{DD}$   
 হলে  $T_1$  ও  $T_2$  বন্ধ ও  $T_3, T_4$  চালু থাকে।  
 $\therefore$  বর্ণনিত NOR গেইট হিসেবে কাজ করে।

$A = T_1 T_3$   
 $B = T_2 T_4$

□ CMOS NAND গেইট ৪-



NOT গেইট এর কিছু পরিবর্তন করে NAND GATE তৈরি করা যায়।

$A=0$  হলে  $B = +V_{DD}$  অথবা  $A = +V_{DD}$  ও  $B=0$  হলে  
 এই দুইটি গ্রহণমূলক অবস্থায় যে কোন একটি P চ্যানেল MOSFET  
 চালু থাকে, বিধি  $A=B=0$  হলে, P চ্যানেল MOSFET চালু  
 থাকে, কিছু কোন ট্রানজিস্টর চালু না থাকায়  $X = +V_{DD}$  হয়।  
 অথবা,  $A=B = +V_{DD}$  হলে N চ্যানেল দুইটি চালু থাকায়  $X = 0$   
 হলে হয়। সমস্ত কাজের বর্ণনাটি শুধু NAND গেইট হিসেবে  
 কাজ করে।


১৫) হাফ অ্যাডার ও ফুল অ্যাডার আর্কিটেকচার কার্য প্রণালী বর্ণনা

হাফ অ্যাডার :- দুইটি বিটকে যোগ করার জন্য যোগের যে বর্তনী ব্যবহার করা হয় তাকে হাফ অ্যাডার আর্কিটেকচার বা বর্তনী বলে।

দুইটি বিট যোগ করে এই বর্তনী যোগফল (SUM) এবং (CARRY) প্রদান করে।

- (i)  $0+0=0$     (ii)  $0+1=1$     (iii)  $0+1=1$     (iv)  $1+1=10$

আর্কিটেকচার :-





সত্যক সারণি :-

input		output	
A	B	sum	carry
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

সত্যক সারণিতে দেখা যাচ্ছে, যখন  $A=0, B=0$  হয়, তখন  $sum=0$   $carry=0$ .  $A=0, B=1$  তখন  $sum=1, carry=0$ . যখন  $A=1, B=0$  তখন  $sum=1, carry=0$ , এবং যখন  $A=1, B=1$  তখন  $sum=0, carry=1$ .

ফুল অ্যাডার :- যিহে অ্যাডার প্রাৰ্কিট- স্মিটি বাইনারি বিটকে একত্রে যোগ করতে পারে, তাকে ফুল অ্যাডার বলে।



সত্যক সারণি :-

input			output	
A	B	C	S	C <sub>out</sub>
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


যখন,  $A, B, C = 0$  হয় তখন  $S \text{ ও } C = 0$ । যখন,  $A = 0, B = 0, C = 1$  তখন,  $S = 1, C = 0$  হয়। যখন,  $A = 0, B = 1, C = 0$  তখন,  $S = 1, C = 0$ । যখন,  $A = 0, B = 1, C = 1$  তখন  $S = 0, C_{arry} = 1$ । যখন,  $A = 1, B = 0, C = 0$  তখন  $S = 1, C_{arry} = 0$ । যখন,  $A = 1, B = 0, C = 1$  তখন,  $S = 0, C_{arry} = 1$ । যখন,  $A = 1, B = 1, C = 0$  তখন,  $S = 0, C_{arry} = 1$ । যখন,  $A = 1, B = 1, C = 1$  তখন,  $S = 1, C_{arry} = 1$  হবে।

\* Humming Code এর সাহায্যে ত্রুটি সংশোধন

বাইনারি বা অন্যান্য কোড ব্যবহার করে যোগাযোগ প্রক্রিয়ায় তথ্য প্রেরণ করা হয় থাকে। নানা কারণে কোড পরিবর্তিত হয়ে প্রারক প্রাপক যন্ত্রে ত্রুটি আকারে বিদ্যমান পড়ে। এই ক্ষেত্রে গ্রহণযোগ্য কোডের জন্য নানা প্রকার কোড ব্যবহার করা হয়। হামিং কোড ত্রুটি (মার) ধরবে স্যাস।

ত্রুটি সংশোধনের জন্য কোডের 1, 2, 4, 8, 16, ইত্যাদি স্থানে কোডের প্রারক প্যারিটি-বিট জুঝানো হয়।

1011001 এর ক্ষেত্রে ১ম, ৪র্থ ও অষ্টম স্থানে হামিং প্যারিটি স্থাপন করা যায়।



হামিং বিটগুলো নির্ণয় করার জন্য যে যে স্থানে 1 আছে তা নির্ণয় করা হয় এবং সেই স্থানগুলোতে বাইনারি 0 স্থাপন করে তার কোড মূল নির্ণয় করা হয়।

এখানে, 3, 7, 9, 11 অবস্থানে 1 আছে।

3	বিট-বাইনারি	0011
7	" "	0111
9	" "	1001
11	" "	1011
		0110
		11131211

বিকল্পিত হইতে পারে বিভিন্ন humaning code পাঠ্য, আল,

I 0 1 0 1 0 0 1 1 1 0  
 II 10 9 8 7 6 5 4 3 2 1

প্রারম্ভিক মত মত স্থান । আছে তার বারোটিই মোটামুটি যদি  
 ০ হয় চলল কলো হুনা থাকলে না আও যদি কলো স্থান  
 । আম্র সেইল হুনা থাকলে ,

মত মত স্থান । আছে তা হলো: ২, ৩, ৭, ৮, ৯, ১১


০	০০১০
১	০০১১
২	০১০০
৩	০১১১
৪	১০০১
৫	১০১০
৬	১০১১
৭	১১০০
৮	১১০১
৯	১১১০
১০	১১১১
১১	০০০০

যদি কলো স্থান কোটি ক্রিটি মুক্ত হয় চলল । স্থান স্থান স্থান  
 বারোটি মোটামুটি ০ হলে ন,   
 মত ক্রিটি ৫ এর স্থান । মত মোটামুটি ০ হলে  
 চলল,

২ =	০	০	১	০
৩ =	০	০	১	১
৫ =	০	১	০	১
৭ =	০	১	১	১
৯ =	১	০	০	১
১১ =	১	০	১	১
	০	১	০	১

১৫ বাইনারি রেট মাল্টিপ্লায়ার অপারেশন বর্ণনা

যে লজিক প্রকির্ভের মাধ্যমে দুইটি বাইনারি সংখ্যার গুন করা হয় তাকে বাইনারি রেট মাল্টিপ্লায়ার বলে। দুইটি সংখ্যার প্রকির্ভে যে সংখ্যাকে গুন করা হয় তাকে গুণিতক বলে। যে সংখ্যা দিয়ে গুন করা হয় তাকে গুনক বা মাল্টিপ্লায়ার বলে।



চিত্র :- বাইনারি রেট মাল্টিপ্লায়ারের লজিক ডায়াগ্রাম

কার্যপ্রণালী :- যে মাল্টিপ্লায়ারের কার্যপ্রণালী বুঝতে হলে প্রথম দুই সংখ্যার গুণক রেজিস্টারের অধীনে প্রতিটি বিট বিশেষ অনুক্রম বসাতে হবে। মাল্টিপ্লায়ারের গুণিতক রেজিস্টার 1101 রাখা হলো। প্রথম দুই সংখ্যার কে বিট বসানো হলো গুণক রেজিস্টারে 1010 রাখা হলো।

যদি,  $cb = 1$  হয় তবে গুণক রেজিস্টারের সাখ্যা ও অ্যাকুমুলেটরের সাখ্যা যোগ হবে।  $cb = 0$  হলে যোগ হবে না।

অ্যাকুমুলেটরকে রিসেট করার  $\&$  পর অ্যাকুমুলেটর গুণক রেজিস্টারের অক্ষর বিনময়।

অ্যাকুমুলেটর					গুণক			
0	0	0	0	0	1	0	1	0

$\rightarrow cb$

~~$cb$  এর মান~~


অ্যাকুমুলেটর এর গুণক রেজিস্টারের ০ বিট বিলিফট সাখ্যাকে Right shift করা হলো।

অ্যাকুমুলেটর					গুণক			
0	0	0	0	0	0	1	0	1

$\therefore cb = 1$  তাই অ্যাকুমুলেটর এর ০০০০০ এর গুণিতক রেজিস্টারের ১১০১ যোগ হবে। ফলাফল ০১১০১ অ্যাকুমুলেটর কে জমা হবে।

অ্যাকুমুলেটর					গুণক			
0	1	1	0	1	0	1	0	1

এবার অ্যাকুমুলেটর এর গুণক রেজিস্টারের সাখ্যাকে Right shift করা পারবে,



অ্যাকুমুলেটর					গুনক			
0	0	1	1	0	1	0	1	0

$\therefore eb = 0$  তাই- আবার Right Shift হবে।  $\uparrow eb = 0$

অ্যাকুমুলেটর					গুনক			
0	0	0	1	1	0	1	0	1

$\therefore eb = 1$  তাই- অ্যাকুমুলেটর এবং গুনক রেজিস্টারের 1101 যোগ হবে।  $\uparrow eb = 1$


অ্যাকুমুলেটর					গুনক			
1	0	0	0	0	0	1	0	1

গুনক রেজিস্টারের মান আবার Right Shift করে নাই।

অ্যাকুমুলেটর					গুনক			
0	1	0	0	0	0	0	1	0

যদি  $C_b = 1$  হয় তবে গুণিতক রেজিস্টারের আখ্যা ও অ্যাকুমুলেটরের আখ্যা যোগ হবে।  
 বরং যদি  $C_b = 0$  হয় তবে গুণিতক রেজিস্টারের আখ্যা ও অ্যাকুমুলেটরের রেজিস্টারের আখ্যা যোগ হবে না।


কি ~~কি~~ (৭:১) স্যান্ডি স্কিমার



সত্যক সারণি,

A	B	Y
0	0	D <sub>0</sub>
1	0	D <sub>2</sub>
0	1	D <sub>1</sub>
1	1	D <sub>3</sub>

(৪:১) আর্কিটেকচার :- ৪:১ multiplexer এর ৪টি input মান  
 ও ১টি আউটপুট মান থাকে। নিচ (৪:১) আর্কিটেকচার এর আর্কিট-  
 ডায়াগ্রাম দেখানো হলো:




সত্যকমপাতি

A	B	C	Y
0	0	0	$I_0$
0	0	1	$I_1$
0	1	0	$I_2$
0	1	1	$I_3$
1	0	0	$I_4$
1	0	1	$I_5$
1	1	0	$I_6$
1	1	1	$I_7$

১ঃ৪ ডিজিটাল প্রকার: ১ঃ৪

১টি input মান ও ৪টি আউটপুট মান থাকা



- $Y_0 = \bar{A}\bar{B}\bar{C}D$  — 0000
- $Y_1 = \bar{A}\bar{B}C D$  — 0001
- $Y_2 = \bar{A}B\bar{C}D$  — 0010
- $Y_3 = \bar{A}BCD$  — 0011
- $Y_4 = A\bar{B}\bar{C}D$  — 0100
- $Y_5 = A\bar{B}CD$  — 0101
- $Y_6 = AB\bar{C}D$  — 0110
- $Y_7 = ABCD$  — 0111


Y	D	C	B	A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1

प्रत्येक शक्ति :-

D	A	B	C	$Y_0$	$Y_1$	$Y_2$	$Y_3$	$Y_4$	$Y_5$	$Y_6$	$Y_7$
1	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0	0	0	0	0
1	0	1	0	0	0	1	0	0	0	0	0
1	0	1	1	0	0	0	1	0	0	0	0
1	1	0	0	0	0	0	0	1	0	0	0
1	1	0	1	0	0	0	0	0	1	0	0
1	1	1	0	0	0	0	0	0	0	1	0
1	1	1	1	0	0	0	0	0	0	0	1

ক্র ৪:৩ এনকোডার লজিক সার্কিট ও ট্রুথ টেবিল :-

৪ input ও ৩ output বিশিষ্ট Encoder দ্বারা বাইনারি বিট স্ট্রিমের OR ডাটের এর প্রার্থীম সমাধান করা হয় ,




input								output		
I <sub>0</sub>	I <sub>1</sub>	I <sub>2</sub>	I <sub>3</sub>	I <sub>4</sub>	I <sub>5</sub>	I <sub>6</sub>	I <sub>7</sub>	Y <sub>0</sub>	Y <sub>1</sub>	Y <sub>2</sub>
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1


$$Y_0 = I_4 + I_5 + I_6 + I_7$$

$$Y_1 = I_2 + I_3 + I_6 + I_7$$

$$Y_2 = I_1 + I_3 + I_5 + I_7$$



কি 4:2 এনকোডার লজিক সার্কিট ও ট্রুথ টেবিল  
 4 input ও 2 output বিশিষ্ট এনকোডার দ্বারা বাইনারি বিটগুলো  
 OR গেট এর মাধ্যমে রূপান্তর করা হয়।




input				Output	
I <sub>0</sub>	I <sub>1</sub>	I <sub>2</sub>	I <sub>3</sub>	Y <sub>0</sub>	Y <sub>1</sub>
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

অন্যক আরনি হতে দেখা যায়,


$$Y_0 = I_2 + I_3$$

$$Y_1 = I_1 + I_3$$



চিত্র ২:৪ ডিকোডার নামি মজলুক আকি'ত' ও অণুকস্মারনি :-

২:৪ বা ২ input ও ৭ output বিকসি'ত' Decoder দ্বারা বাইনারি বিট গুলো AND জো'ট' এর মাধ্যমে সমাধি'ত' করা হয়।



input		Output			
A	B	Y <sub>0</sub>	Y <sub>1</sub>	Y <sub>2</sub>	Y <sub>3</sub>
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1


অণুকস্মারনি হচ্ছে,

$$Y_0 = \bar{A}\bar{B}$$


$$Y_1 = \bar{A}B$$

$$Y_2 = A\bar{B}$$

$$Y_3 = AB$$




3:8 DECODER লজিক আর্কিট ও অণক সারনিঃ-  
 3 input ও 8 output বিশিষ্ট DECODER এর বাইনারি ট্রুট টেবিল  
 AND গেইটের সাহায্যে অর্থাৎ করা হয়।




input			output							
A	B	C	X <sub>0</sub>	X <sub>1</sub>	X <sub>2</sub>	X <sub>3</sub>	X <sub>4</sub>	X <sub>5</sub>	X <sub>6</sub>	X <sub>7</sub>
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1


$$\begin{aligned}
 X_0 &= \bar{A}\bar{B}\bar{C} & X_0 &= \bar{A}BC \\
 X_1 &= \bar{A}\bar{B}C & X_1 &= \bar{A}\bar{B}C \\
 X_2 &= \bar{A}B\bar{C} & X_2 &= \bar{A}B\bar{C} \\
 X_3 &= \bar{A}BC & X_3 &= \bar{A}BC \\
 X_4 &= A\bar{B}\bar{C} & X_4 &= A\bar{B}\bar{C} \\
 X_5 &= A\bar{B}C & X_5 &= A\bar{B}C \\
 X_6 &= AB\bar{C} & X_6 &= AB\bar{C} \\
 X_7 &= ABC & X_7 &= ABC
 \end{aligned}$$



JK ফ্লিপ-ফ্লপ - স্লিপ ৪-



(ক) JK flip flop




সত্যকারণ:


CLK	J	K	Q	Q̄	
1	0	0	Q	Q̄	No change
1	0	1	0	1	Reset
1	1	0	1	0	State sets
1	1	1	-	-	Toggles

উপরের চিত্রে J-K flip-flop এর আর্কিট ডায়াগ্রাম দেখানো হয়েছে, এর দুইটি input J ও K। J এবং K কে NAND গেইট দিয়ে S এর সাথে এবং K এবং Q কে R এর সাথে NAND গেইট দিয়ে যুক্ত করা হয়েছে, এর ফলে J ও K একসাথে 1 প্রদান করলে SR কখনো একসাথে 1 হতে না, 1 থাকলে 0 হতে এবং 0 থাকলে 1 হবে। এই অবস্থা কে toggle বলে।

JK মাস্টার স্লেভ ফ্লিপ-ফ্লপ (JK master-slave flip-flop):



J-K master-slave flip-flop



প্রতীক

CLK	J	K	Q
0	0	0	NC
0	0	1	0
0	1	0	1
1	1	1	Toggle

সত্যকারণ

দুটি CLK যুক্ত ফ্লিপ-ফ্লপ দিয়ে master-slave, flip-flop গঠন করা যায়। ফ্লিপ-ফ্লপ দুটির একটিকে master ও অন্যটিকে slave বলা হয়। master এর output slave এর input হিসেবে কাজ করে। master এর CLK পাড়টিলে-এর slave এর ক্লক সেগমেন্টে। যখন CLK 1 অবস্থায় বিদ্যমান থাকে তখন মাস্টার সক্রিয় এবং স্লেভ নিষ্ক্রিয় থাকে। আবার CLK যখন 0 অবস্থায় থাকে তখন মাস্টার নিষ্ক্রিয় ও স্লেভ সক্রিয় থাকে।

মাস্টারি,  $Q = 0$  প্রাণে  $\bar{Q} = 1$  এ অবস্থায়  $J=K$  input এর যমাকমে  
 1 প্রাণে 0 প্রয়োগ করা হলো। বিখ্যানে,  $CLK = 1$  হলে master এর আউটপুট  
 $S=1$  ও  $R=0$  হবে, এ সময় স্ল্যেব এর আউটপুট পরিবর্তন হবে না।  
 আবার  $CLK = 0$  হলে স্ল্যেব এর আউটপুট পরিবর্তন হবে না। কিন্তু slave  
 এর আউটপুট  $S=1$  ও  $R=0$  ইনপুটের জন্য পরিবর্তন হবে  $Q=1$  প্রাণে  
 $\bar{Q}=0$  হবে।

$J=K=0$  input এর জন্য আউটপুট  $Q=0$  প্রাণে  $\bar{Q}=1$  হবে  
 যদি  $J=K=1$  হয় তখন আউটপুট toggle করবে।

CLK	J	K	Q	$\bar{Q}$
	0	0	1	0
	0	1	1	0
	1	0	0	1
	1	1	toggle	→